Techniques For Estimation Of Design Diversity For Combinational Logic Circuits

机译：一种基于GA的简单高效技术，可使用通用逻辑模块设计组合逻辑电路

机译：使用输出预测逻辑-OPL技术设计高性能组合电路

机译：组合逻辑电路设计的简化高效技术

机译：组合逻辑电路设计分集估计技术

机译：组合逻辑电路的有效测试松弛技术。

机译：具有实际门延迟模型的CMOS组合逻辑电路的准确动态功率估算

机译：基于遗传算法的通用逻辑模块组合逻辑电路设计

机译：组合逻辑电路的最小故障测试时序设计和可测试实现

机译：设计电路系统，扩展现有方法以评估电路设计的可行性，执行电路设计的可行性评估，完善电路设计的第一决策规则，形成电路设计的第二决策规则的方法电路设计，用于为多个预先设计的电路块组织设计者的经验数据，提高胶粘逻辑分配效率，并在设计块之间分配胶粘的多个逻辑元素，并分配胶粘逻辑以在集成电路设备设计中执行方案，转换特定于电路块的接口，选择电路收集器，设计一种包含使能设备测试以验证a正确操作的设备，并开发行为测试台，项圈接口和接口系统

机译：三值逻辑系统逻辑电路设计装置，三值逻辑系统逻辑电路设计方法以及三值逻辑系统逻辑电路设计程序

机译：用于异步逻辑电路的逻辑电路设计设备，逻辑电路设计方法和逻辑电路设计程序